基于FPGA的图像高斯滤波算法设计与实现开题报告

1. 研究目的与意义

高斯滤波是一种线性平滑滤波，适用于消除高斯噪声，广泛应用于图像处理的减噪过程。通俗的讲，高斯滤波就是对整幅图像进行加权平均的过程，每一个像素点的值，都由其本身和邻域内的其他像素值经过加权平均后得到。高斯滤波的具体操作是：用一个模板（或称卷积、掩模）扫描图像中的每一个像素，用模板确定的邻域内像素的加权平均灰度值去替代模板中心像素点的值。

高斯滤波实质上是一种信号的滤波器，其用途是信号的平滑处理，人们知道数字图像用于后期应用，其噪声是最大的问题，由于误差会累计传递等原因，很多图像处理教材会在很早的时候介绍Gauss滤波器，用于得到信噪比SNR较高的图像（反应真实信号）。与此相关的有Gauss-Laplace变换，其实就是为了得到较好的图像边缘，先对图像做Gauss平滑滤波，剔除噪声，然后求二阶导矢，用二阶导的过零点确定边缘，在计算时也是频域乘积至空域卷积。

2. 课题关键问题和重难点

课题关键点

1采用硬件描述语言(verilog hdl或systemverilog)对高斯滤波算法进行描述，可采用高级综合(high-level synthesis, hls)将c/c 转换成为verilog

verilog hdl是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 verilog hdl和vhdl是世界上最流行的两种硬件描述语言

3. 国内外研究现状（文献综述）

1高能效

文献^[1]通过使用hstl逻辑系列的不同io标准，fir高斯滤波器已经实现了高能效。本文对virtex-5 fpga技术和不同的io标准进行了功耗分析。在hstl_dci _ 18 io标准的情况下，已经消耗了最大量的功率，而在hstl _dci的情况下，在dci hsl的情况下，已经消耗了最小功率。在hstl逻辑家族中，在hstl_ii_18的情况下已经消耗了最大量的功率，在hstl_i的情况下已经消耗了最小量的功率。总的来说，已经得出结论，在hstl dci家族而不是hstl家族的情况下已经消耗了更多的功率，尽管hstl dci家族具有其自身的其他优势。

但是就功耗而言，hstl可以称得上比更耗电的dci更节能。因此，在hstl逻辑系列的不同io标准中，总是建议使用hstl_i。如果需要使用hstl dci逻辑系列，则必须始终优先选择dci hstl，因为在所有其他io标准中，它消耗的功率最少。

4. 研究方案

高斯滤波就是对整幅图像进行加权平均的过程，每一个像素点的值，都由其本身和邻域内的其他像素值经过加权平均后得到。高斯滤波的具体操作是：用一个模板（或称卷积、掩模）扫描图像中的每一个像素，用模板确定的邻域内像素的加权平均灰度值去替代模板中心像素点的值。

fpga功能实现，据需求确定系统设计电路的规则，在此规则下，某些规范的描述方式设计电路并将电路构思输入给eda工具，本文选用的eda工具为quartusii 开发软件。在图形编辑界面上绘制能指定功能的电路原理图。状态图输入状态图编辑器上绘出状态图，再由编译器和综合器绘制好的状态图形编译综合成电路网表。对电路进行综合优化以后进行综合仿真，检查其仿真的结果是否与原设计相符合，综合仿真时，把综合生成的标准延时文件反标注综合仿真模型中去，能够估计门延时带来的影响。接着根据所选的zynq fpga开发板型号对电路布局布线。完成后对真题进行时序仿真，确定仿真结果成功后，将程序下载到开发板上进行实验，观察最终结果。

高斯滤波就是加权平均的结果，同时选用常用3*3模板，并结合流水线技术，将其拆分成三级流水线进行计算。

5. 工作计划

在寒假期间积极研究国内外论文，和导师讨论关键方案的步骤和实施，并学习opencv相关的书籍，和verilog hdl相关技术，查找模板匹配各种算法的资料和开源代码，完成visualstudio上opencv的搭载和quartus ii配置和使用。学习verilog设计各模块的作用以及购买的fpga开发板的调试。

2022-2023-2 学期：

第1-4周：积极完善软件开发，查阅相关资料，完善软件算法功能，研究opencv开源代码中的模板匹配算法实现，在pc端完成初步的实验并比对各种算法的优劣进行选择。